Volver

Escuela Técnica Superior de Informática

Universidad Autónoma de Madrid



Estructura y Diseño de Circuitos Digitales (EDCD)


  • Introducción al Diseño VLSI:
    1. Presentación de la asigantura.
    2. Objetivos.
    3. Evolución de las máquinas digitales.
    4. Estandarización y miniaturización.
    5. Engranajes, válvulas, relés y transistores.
    6. Problemas de los componentes a estándares.
    7. Alternativas.
    8. El microprocesador.
    9. Complejidad VLSI.
    10. Confidencialidad.
    11. ASICs: diagrama de flujo de diseño, biblioteca de componentes, opciones tecnológicas.
    12. Riesgo VLSI.
    13. Ventana de mercado.
    14. FPGAs: antecedentes, arquitecturas y estilo de diseño.
    1. Gate Arrays y Standard Cells:
    1. Oblea, dado y yield.
    2. Circuitos pad-limited y core-limited.
    3. Transistores PMOS, NMOS y CMOS.
    4. Proceso de fabricación.
    5. Máscaras.
    6. Estructura de los GAs, SOGs y SCs.
    7. LPGAs.
    8. Tipos de Células.
    9. Principales especificaciones del fabricante.
    10. Retardo intrínseco y extrínseco.
    11. Escala de integración.
    12. Compromiso ATP.
    13. Skew y distribución de reloj.
    14. Frecuencia máxima.
    15. Diseño optimizado para SC.
    16. Leyes de Morgan.
    17. Principales foundries.
    18. ASICs vs.
    19. Componentes estándares.
    20. Costo.
    1. Arquitectura de una FPGA:
    1. Transistor CMOS.
    2. Multiplexores.
    3. LUTs.
    4. Puertas equivalentes.
    5. Familia XC3000.
    6. CLB: tipo de configuraciones.
    7. IOB: elementos y configuración.
    8. Red de Interconexión.
    9. líneas de reloj y líneas largas.
    10. Otros elementos:
    1. oscilador,
    2. buffers,
    3. pull-ups.
    1. Simulación lógica y post-layout.
    2. Configuraciones: tipos, colisiones.
    3. Circuitos pad-limited y core-limited.
    4. Encapsulados.
    5. Velocidad de los dispositivos.
    1. Herramientas de Diseño FPGA:
    1. Diagrama de flujo de diseño.
    2. Diseño jerárquico.
    3. Design Editor.
    4. Timing Analyzer.
    5. Ficheros *.rpt y *.xrp.
    6. Opciones de diseño físico.
    7. Directivas de alto nivel.
    8. CLB y CLBMAP.
    9. Diseño guiado.
    10. Through-Routes.
    11. Atributos de pistas y pines: lock, linea crítica, no críticas, larga, externa, pin lock.
    12. Herramientas Xilinx Foundation, Actel Symplicity y Altera MaxPlus
    1. Sincronización de Circuitos Integrados:
    1. Glitches.
    2. Registro de datos.
    3. Parámetros temporales de un FF: setup, hold, propagación.
    4. Skew de reloj.
    5. Fallos de Sincronización: Doble Captura y Captura Nula.
    6. Árboles de reloj.
    7. Skew máximo admisible de una determinada tecnología.
    8. Ejemplos.
    9. Mecanismo de clock-enable en una FPGA.
    10. Gated clocks.
    11. Metaestabilidad.
    12. Parámetros de los fabricantes.
    1. Segmentación (pipelining):
    1. Técnicas de aceleración de circuitos digitales: Paralelismo y pipelining.
    2. Notas históricas: Henry Ford, Fabricación del Modelo T.
    3. Notas sobre pipelines.
    4. Parámetros de un pipeline: latencia y throughput.
    5. Pipelines estáticos y dinámicos.
    6. Métodos heurísticos de segmentación.
    7. Llenado y vaciado.
    8. Ejemplo: sumador serie segmentado.
    9. Líneas equitemporales.
    10. Registros de skewing y deskewing.
    11. Granularidad y Profundidad de Lógica.
    12. Funciones de costo.
    13. Condiciones para la aplicación de la segmentación.
    14. Comunicación global y local.
    15. Regularidad.
    16. Problemas limitados por cómputo.
    17. Compromiso entre área, velocidad, y latencia.
    18. Ley de los Rendimientos Decrecientes.
    19. Segmentación e interconexión.
    20. Wave pipelining.
    1. Diseño para "Testabilidad":
    1. Tipos de Test.
    2. Verificación funcional y exhaustiva.
    3. Controlabilidad y observabilidad.
    4. Técnicas ad-hoc: reset, diseño síncrono, realimentaciones y desconexión de bloques.
    5. Modelo Stuck-at.
    6. Cobertura de fallos.
    7. Tabla de fallos.
    8. Sensibilización de caminos.
    9. Scan path.
    10. Verificación sobre el circuito.
    11. Monitorización térmica.
    1. Algoritmos para la automatización del diseño electrónico (EDA):
    1. Technology Mapping.
    2. Optimización: eliminación de sub-expresiones, descomposición disjunta, cofactoreo de Shannon, caminos reconvergentes, descomposición OR/AND y replicación.
    3. Emplazamiento: funciones de costo, emplazamiento inicial, intercambio de pares, técnica de Steimber, método de la fuerza, fuerza directa por pares.
    4. Cut.
    5. Simulated Annealing.
    6. Rutado global y detallado.
    7. Opciones del XACT relativas al annealing.
    8. Determinismo del PPR automático.
    1. Diseño de bajo consumo (LPD)
    1. Consumo en circuitos CMOS.
    2. Influencia de la actividad espuria.
    3. Dependencia de los datos.
    4. Potencia de sincronización y off-chip.
    5. Revisión de técnicas LPD aplicables al diseño de ASICs.
    6. Reducción de consumo por particionado, segmentación y ecualización.
    7. ATP en FPGAs.
    1. Tendencias y conclusiones:
    1. Familia Altera Flex.
    2. Compañias fabless.
    3. La guerra de los benchmarks.
    4. Consorcio PREP. FPGAs vs.
    5. SC.
    6. Herramientas independientes.
    7. Retargeting.
    8. Evolución en el precio.
    9. Costo vs. área.
    10. Custom computers.
    11. VLSI en la WWW.